一点意见： [ 九霄环佩 ] 于:2007-09-18 19:21:19
“其实说实话我听到的消息是他们其实有verilog的R10000 RTL，在那基础上和现在工艺的库一起编译做synthesis。当然这里面有几个验证循环是他们自己做的，芯片布局之类也有所改动，不过基本设计没动过。改进那是再后来的事。到04/05年ASIC半导体设计制造流程实习完成，有了成品芯片，心里有了底，就开始改东西了。毕竟原设计是10多年前的事了，可改的很多，可参考的改进建议文章也多的是。不过这些新改的东西到底是谁的idea谁的专利以后会不会有纠纷那又是另一回事”


即使你此段确凿，又能说明什么呢？反倒说明龙芯小组策略得当，也着实做了许多工作。这里并不需要发明什么东西，而是要作出东西来，这点和大飞机相似，毕竟理论上的东西就在那里，关键是工程上的。

你那个比较：龙芯两个整数模块，两个浮点模块，一个地址计算模块，和MIPS R10000 一样嘛。扪心自问，这能说明啥？啥也说明不了。你比较车子都有四个轮子，有嘛意义。不懂计算机的人看了，却能得出一个结论：龙芯和R10000设计一个样，那就是抄的了，那就是忽悠了，而你的行文也是如此暗示的。如果你是外行的人，也就罢了。如果你是内行, 那就让人费解了。

你是对龙芯批得最狠的，什么忽悠经费云云，在这点上我为人与人之间的分歧如此巨大而感到相当地惊讶。也许现在人人都喜欢把“忽悠”这个流行词放在嘴上。我想提醒的是，这个词表达的是强烈的讽刺和贬低的含义。龙芯无论如何也不是这样的。

我不是这方面的专家，但至少学过计算机原理，我只说我知道的；不确定的，我持慎重的态度，特别是涉及对别人的攻击。

我反对你的意见。我的帖子比你的短，不错。可你的帖子呢，也不长，花了多点时间，可是你却要把龙芯一帮人多年的辛苦轻轻地抹去。